【パタヘネ】5章 プロセッサ：データパスと制御

下巻開始！
下巻はハードウエア寄りの内容が多い。そこで、前書きの示唆にしたがって、ソフトウエア寄りに読む場合に、「注意深く読む」というところだけを通読の対象とする。後は、二周目のお楽しみ。

• 5.1 はじめに
  
  
  
  • う、この節、結構叙述がラフなような。自分なりの理解を書いていってみる。
    
    
  • データパス作成および制御設計の鍵となる基本原理を明らかにするには、次の3つの命令カテゴリを対象とすれば事足りる。
    
    
    
    • メモリ参照命令：lw, sw
      
    • 算術論理演算命令：add,sub,and,or,slt
      
    • branch equal (beq)およびジャンプ(j)
      
    
    
  • 以下では、この3つの命令カテゴリのみを対象とすることにする。
    
    
  • 実現方式の概要を示す。
    
  • 命令のタイプによらず、最初のステップは次の2つである。
    
    
    
    • PCの値をコードが保持されているメモリに送る。
      
    • 命令のレジスタ・フィールドに指定されている1つまたは2つのレジスタを読み出す。
      
    
    
  • 図5.2で考える。
    
    
    
    1. PCは、命令メモリの該当命令アドレスである。
       
    2. すなわちPCによって、実行すべき命令を得ることができる。
       
    3. その命令のフィールドによって、使用するレジスタ・オペランドのレジスタ番号が判明する。
       
    4. レジスタ・オペランドをレジスタからフェッチする。
       
    5. lwの場合、その値をALUに送って、メモリ・アドレスを計算する。
       
    6. う、レジスタ・ファイルの定義がない。。。レジスタとの違いがわからない。
       
    7. 付録Bに定義あり。レジスタ・ファイルは、レジスタ群で構成された状態論理要素。これに対してレジスタ番号を指定することによってレジスタの読み書きができる、というものらしい。
       
    8. 計算結果にもとづいては、データ・メモリのアドレスからデータを取得する。
       
    9. 取得したデータは、レジスタ・ファイルに書き込まれる。
       
    10. 交差点のように結線されている部分にはMUXがある。
        
    11. MUXとほとんどの各部は「制御」につながっており、制御される。
        
    
    
  
  

とりあえずの理解としては、こんな感じかなぁ。